电感芯片设计

HFD back annotation connects the EM model

(either in the s-parameter form of nport， or a PBM model)

back to the RC extracted view， automatically

? User can Launch Cadence ADE with Hierarchical

Editor (HED) to point the cell view to the back

annotated (HFD) view， in the test case， it is

“calibre_peakview”

? Perform Spectre simulation to check the circuit

performance

? For this test case design， the following circuit

performance parameter is checked

基于Virtuoso/Laker/GDS版图布局布线环境或通用版图文件的三维电磁Fangzhen，可用于检查电路连接，分析电流电压分布，可以对任意形状版图（路径、任意多边形、金属填充以及开槽等）进行电磁仿zhen，T-coilPDK，生成S参数模型、RLCK电路物理模型、symbol、spice等。结果可以同步到Cadence，与Spectre/SPICE电路器进行联合电路仿zhen。

l 可以对不同金属层设置不同的仿zhen类型，即节省时间，又提zhen精度；

l 充分考虑趋肤效应，可对于厚金属在nu、nv、nz三个不同的方向分别进行更细密的剖分，提zhen精度，支持多层叠层电流的剖分，可以提升仿zhen精度；

l t-processing功能，可以方便的进行数据处理；

l 支持温度与corner扫描，既可以单独扫描某些温度点或者corner，也可以做温度与corner的组合扫描；

l 支持super-cell功能，可以将Layout代入到schematic中进行，充分验证器件性能；

l 仿zhen结果考虑版图效应（LDE）：Peakview会识别PDK中的LDE信息，转换配置文件时以方块电阻变化表、线宽变化表映射LDE信息。peakview根据不同的设计尺寸来查表，调用实际的方块电阻和线宽值，确保仿zhen结果更接近实测值。

T-coils 能提供恒定的输入阻抗，刚好能解决上面的麻烦，前面的接入电路不会再受到重

负载电容影响，仅看到一个恒定的终端电阻，可以进行可靠匹配，消除反射。

上面的问题见下图（a）：对于输入网络， RT是负载电阻， CESD是 ESD 电容（恶化了输入

匹配，导致反射）。如果如下图（b）加入一个 T-coil， 那网络的输入阻抗能设计的始终等于

终端电阻 RT（Zin=RT）， 而不受 CESD影响。可以通过下面两个极端条件看到这种亮点。